????????本節(jié)實(shí)驗(yàn)展示的FPGA半橋控制VI程序，可直接用于控制半橋中的數(shù)字開關(guān)（FET或IGBT）。該半橋FPGA VI模塊使用中心對(duì)齊的PWM發(fā)生器和上升沿延遲模塊，可以生成半橋中的高側(cè)和低側(cè)FET數(shù)字輸出。其中，中心對(duì)齊的PWM輸出子VI和上升延遲子VI，本節(jié)實(shí)驗(yàn)已經(jīng)給大家提取準(zhǔn)備好了，如圖1所示。

????????圖1中的FPGA半橋輸出程序，有3個(gè)輸入控件：FET導(dǎo)通持續(xù)時(shí)間、PWM信號(hào)周期（定義占空比）以及延遲FET信號(hào)上升沿時(shí)間，如圖2所示；兩個(gè)輸出分別是高端和低端FET器件的數(shù)字信號(hào)，如圖3所示。并且，這些VI支持在單周期定時(shí)循環(huán)里面運(yùn)行。

????????如果將兩個(gè)FPGA半橋模塊并聯(lián)使用，可以變成H橋控制器來控制有刷直流電機(jī)；如果將3個(gè)FPGA半橋模塊并聯(lián)起來，那么可以用來控制無刷直流電機(jī)。

????????當(dāng)然，最核心的還是定時(shí)循環(huán)里面的那個(gè)產(chǎn)生半橋輸出的子VI，雙擊打開之后，可以看到里面有兩個(gè)子VI，也就是前面我們提到的“中心對(duì)齊PWM輸出.vi”和“上升沿PWM延遲.vi”，如圖6所示。