本題鏈接：

https://hdlbits.01xz.net/wiki/Gates4

構(gòu)建一個(gè)四輸入的電路，in[3:0]。

它有3個(gè)輸出：

out_and:4 輸入與門的輸出

out_or:? ?4 輸入或門的輸出

out_xor: 4 輸入異或門的輸出

要查看AND、OR和XOR運(yùn)算符，請參閱與門、或非門、異或門

模塊聲明：

題目

答案

輸出波形

歸約操作符包括：歸約與（&），歸約與非（~&），歸約或（|），歸約或非（~|），歸約異或（^），歸約同或（~^）。

歸約操作符只有一個(gè)操作數(shù)，它對這個(gè)向量操作數(shù)逐位進(jìn)行操作，最終產(chǎn)生一個(gè) 1bit 結(jié)果。

邏輯操作符、按位操作符和歸約操作符都使用相同的符號表示，因此有時(shí)候容易混淆。區(qū)分這些操作符的關(guān)鍵是分清操作數(shù)的數(shù)目，和計(jì)算結(jié)果的規(guī)則。

參考內(nèi)容：

2.4 Verilog 表達(dá)式?| 菜鳥教程：

https://www.runoob.com/w3cnote/verilog-expression.html