五月天青色头像情侣网名,国产亚洲av片在线观看18女人,黑人巨茎大战俄罗斯美女,扒下她的小内裤打屁股

歡迎光臨散文網(wǎng) 會員登陸 & 注冊

Verilog基礎之三、減法器實現(xiàn)

2023-06-07 20:26 作者:行中悟_悟中行  | 我要投稿

一、減法器

????減法器的實現(xiàn)與加法器類似,根據(jù)是否考慮借位分為半減器和全減器。

二、減法器實現(xiàn)

2.1 工程代碼

?設計2個4位數(shù)的減法器,包括全減器和半減器,同時分別采用always和assign語句來實現(xiàn)。

對于N位的減法,可以通過定義一個參數(shù)N,需要修改位數(shù)時,只需修改N的值即可

2.2 綜合結果

對比加法器和半加器綜合圖,可見二者使用的資源一致,差異點為LUT的INIT值不同。


Verilog基礎之三、減法器實現(xiàn)的評論 (共 條)

分享到微博請遵守國家法律
五指山市| 图们市| 柳林县| 旺苍县| 惠州市| 保定市| 鹤山市| 仁寿县| 大同县| 健康| 新和县| 临泽县| 曲靖市| 九龙县| 云南省| 武冈市| 楚雄市| 昌宁县| 肇庆市| 九龙城区| 安西县| 合山市| 丘北县| 孟州市| 博兴县| 抚州市| 外汇| 独山县| 甘德县| 泌阳县| 石城县| 客服| 金川县| 庆安县| 天水市| 长汀县| 榆中县| 奉新县| 班戈县| 福鼎市| 望谟县|