原英文網(wǎng)站：

https://hdlbits.01xz.net/wiki/Step_one

歡迎來(lái)到HDLBits！

開(kāi)始學(xué)習(xí)數(shù)字邏輯設(shè)計(jì)，你可能會(huì)被擊潰，因?yàn)槟阃瑫r(shí)要面對(duì)幾方面，要學(xué)習(xí)新的概念，新的HDL語(yǔ)言，一些新的軟件安裝包，和一些經(jīng)常用到的FPGA板子。

HDLBits提供了一種方法，用簡(jiǎn)單的一鍵式仿真，去練習(xí)設(shè)計(jì)和調(diào)試。

仿真一個(gè)電路，需要下面幾步：

寫HDL代碼，

編譯代碼產(chǎn)生電路，

仿真這個(gè)電路并且尋找漏洞.

寫代碼

在編輯窗口中進(jìn)行代碼的編寫.

編輯窗口中已經(jīng)完成了大部分代碼,只需要填充一部分,請(qǐng)完成這個(gè)電路吧.

然后,點(diǎn)擊 Simulate 完成你的設(shè)計(jì).

編譯

代碼編譯時(shí)通過(guò)Alter Quartus去生成電路的.

Quartus產(chǎn)生很多信息.

點(diǎn)擊 Show Quartus messges按鈕顯示這些信息.

這是一個(gè)很好的用于減少警告的方法.

但是有時(shí)候想要移除所有的警告是不現(xiàn)實(shí)的.

仿真

編譯好的電路需要經(jīng)過(guò)仿真去測(cè)試功能是否完好.

HDLBits利用ModelSim實(shí)現(xiàn)電路的仿真并且參考結(jié)果也會(huì)一并輸出.所以可以對(duì)比輸出的模塊.

這個(gè)仿真報(bào)告會(huì)返回兩個(gè)點(diǎn):

第一點(diǎn),這個(gè)報(bào)告會(huì)返回和參考電路的不同的點(diǎn)..

第二點(diǎn),根據(jù)自動(dòng)輸入向量,輸出相應(yīng)的電路時(shí)序圖.這個(gè)仿真波形會(huì)產(chǎn)生三個(gè)波形:輸入,你的電路輸出波形,參考輸出波形.正確的電路應(yīng)該和參考波形是一致的.

"不匹配"信號(hào)會(huì)告訴你,哪些是不匹配的.

注意:頂層模塊的名字和端口名字: top_module不能改變,否則你會(huì)得到錯(cuò)誤的仿真結(jié)果.

最終狀態(tài)

如果你的電路是正確的,你會(huì)看到 success!.

這里有一些其他的可能:

編譯錯(cuò)誤---電路不能編譯.

仿真錯(cuò)誤---電路編譯通過(guò),但是仿真錯(cuò)誤.

錯(cuò)誤---電路編譯和仿真通過(guò),但是輸出的和參考不匹配.

成功!---電路是正確的.success!

你可以跟蹤或分享你的程序到My Stats 界面.

錯(cuò)誤陳述

我們將從小規(guī)模代碼開(kāi)始HDL,用以熟悉這個(gè)HDLBits界面.

以下是你將建立電路的描述:

創(chuàng)建一個(gè)電路,沒(méi)有輸入,只有輸出,并且輸出始終為1.

答: