現(xiàn)代集成電路(Integrated Circuit,C)的快速發(fā)展使得片.上系統(tǒng)(System on Chip,SoC)設(shè)計層次和系統(tǒng)復(fù)雜度日益攀升,

而設(shè)計層次和系統(tǒng)復(fù)雜度的提高則大大增加了驗證環(huán)節(jié)的工作量，驗證環(huán)節(jié)占據(jù)了SoC設(shè)計工作約50%~ 80%的時間和資

源。驗證效率將直接影響芯片的性能指標(biāo)與設(shè)計周期,找到-種先進(jìn)有效的驗證方法成為SoC芯片設(shè)計成功的關(guān)鍵。通用

驗證方法學(xué)(Universal Verification Methodologhy,.UVM)繼承了驗證方法學(xué)手冊(Verification Methodology

Manual,VMM)和開源驗證方法學(xué)(Open Verification Methodology,OVM)的優(yōu)點克服兩者缺點,是目前具有最好兼容

性和最先進(jìn)工作機(jī)制的驗證方法學(xué)，代表了驗證方法學(xué)的發(fā)展方向。