本題鏈接：

https://hdlbits.01xz.net/wiki/Mux2to1v

創(chuàng)建一個(gè)位寬為100的2比1多路復(fù)用器。當(dāng) sel = 0時(shí)，選擇 a。當(dāng) sel = 1時(shí)，選擇 b。

預(yù)期解決方案長(zhǎng)度：大約1行。

題目

提示:

使用條件運(yùn)算符(cond?? iftrue?: iffalse)更便于閱讀。

答案

輸出波形

條件表達(dá)式有 3 個(gè)操作符，結(jié)構(gòu)描述如下：

計(jì)算時(shí)，如果 condition_expression 為真（邏輯值為 1），則運(yùn)算結(jié)果為 true_expression；如果 condition_expression 為假（邏輯值為 0），則計(jì)算結(jié)果為 false_expression。

其實(shí)，條件表達(dá)式類似于 2 路（或多路）選擇器，其描述方式完全可以用 if-else 語(yǔ)句代替。當(dāng)然條件操作符也能進(jìn)行嵌套，完成一個(gè)多次選擇的邏輯。

參考資料：

2.4?Verilog 表達(dá)式 | 菜鳥教程：

https://www.runoob.com/w3cnote/verilog-expression.html