信號完整性測試-信號完整性分析-第三方檢測
信號完整性
總線/接口測試: PCIE/SATA/DDR/HDMIVGA/DP/eDP/MIPI/LVDS/eMMC/SDIO/LPC/SPI/12C&SMBUS/HD-Link/12S/DMIC/USB2.0/3.0/LAN/ COM/PD/TBT
其他信號測試:System Clock/Power Sequence/Power Ripple&NoiselRESET/ PWRGD&Enable
IO Margin測試：DDR/ PCIE /USB RX/ SATA RX/CNVIo
信號完整性仿真:DDR/ eMMC /DP/eDP/PCIE/USB/HDMI/SATA/CIock/LAN /12C&SMBUS/SPI
LVDS即低電壓差分信號，是一種低功耗、低誤碼率、低串擾和低輻射的差分信號技術(shù)，這種傳輸技術(shù)可以達到155Mbps以上，英文全稱Low Voltage Differential Signaling;LVDS接口又稱RS-644總線接口，是20世紀90年代才提出的一種數(shù)據(jù)傳輸和接口技術(shù)。
LVDS技術(shù)的核心是采用極低的電壓擺幅高速差動傳輸數(shù)據(jù)，可以實現(xiàn)點對點或一點對多點的連接，其傳輸介質(zhì)可以是銅質(zhì)的PCB連線，也可以是平衡電纜。
LVDS由于其低功耗，帶寬可擴展等特點，被廣泛的采用在移動電子設(shè)備上，屏幕和攝像頭支持的分辨率越來越高，信號速率越來越快，電路板越來越小，信號探測難度越來越大。
LVDS TX/RX信號完整性測試解決方案，內(nèi)容概況為：
? LVDS技術(shù)及LVDS技術(shù)的特點
? LVDS信號完整性測試標準和挑戰(zhàn)
? LVDS TX信號完整性測試解決方案
? LVDS RX信號完整性測試解決方案
? LVDS信號完整性測試案例
1LVDS技術(shù)及LVDS技術(shù)的特點
LVDS接口是美國國家半導(dǎo)體公司（NS)為克服以TTL電平方式傳輸寬帶高碼率數(shù)據(jù)時功耗大，電磁干擾大等缺點而研制的一種數(shù)字視頻信號傳輸方式。由于其采用低壓和低電流驅(qū)動方式，因此，實現(xiàn)了低噪聲和低功耗。具體歸納為：
LVDS接口高速傳輸能力
LVDS接口低噪聲
LVDS接口低功耗
LVDS接口抗干擾能力強
LVDS接口可擴展
LVDS接口應(yīng)用廣泛
圖1.1 LVDS接口原理
圖1.2 ?LVDS類型
圖1.3 ?LVDS耦合和端接方式
圖1.4 ?Mini-LVDS
圖1.5 ?M-LVDS
圖1.6 ?Clock VS Data
2LVDS信號完整性測試標準及挑戰(zhàn)
2.1 ?LVDS物理層信號完整性測試標準：
? ANSI/TIA/EIA-644 (LVDS)
? IEEE 1596.3 SCI-LVDS
2.2 ?LVDS物理層信號完整性測試挑戰(zhàn)：
? LVDS種類多
? 時鐘恢復(fù)方式多
圖2.1 ?LVDS和Mini-LVDS測試項目
3LVDS TX信號完整性測試解決方案
圖3.1 ?LVDS TX信號測試設(shè)置DUT
圖3.2 ?LVDS TX信號測試設(shè)置Date
圖3.3 ?LVDS TX信號測試設(shè)置CLOCK
圖3.4 ?LVDS TX信號測試設(shè)置 MASK AND CDR
圖3.5 ?LVDS TX信號測試設(shè)置 眼圖模板
4LVDS RX 信號完整性測試解決方案
圖4.1 ?LVDS RX信號測試項目
圖4.2 ?LVDS RX信號測試設(shè)置 Pattern Editor Plugin
圖4.3 ?LVDS RX信號測試設(shè)置 Video Plugin
圖4.4 ?LVDS RX信號測試環(huán)境
5LVDS 信號完整性測試案例
點位：從左往右Lane4-lane3-lane2-clk-lane1):
圖5.1 ?LVDS測試樣品及探棒測試連接
圖5.2 ?LVDS測試環(huán)境
圖5.3 測試眼圖
圖5.4 測試波形
6LVDS 信號完整性測試項目及規(guī)范
更多眼圖測試（信號完整性測試）資料或產(chǎn)品測試，可以百度搜索“安信實驗室”
