按照臺積電（TSMC）的計劃，在2022年至2025年期間，將陸續(xù)推出N3、N3E、N3P、N3X等工藝，后續(xù)還會有優(yōu)化后的N3S工藝，加上可以使用FINFLEX技術(shù)，可涵蓋智能手機、物聯(lián)網(wǎng)、車用芯片、HPC等不同平臺的使用需求。臺積電在3nm制程節(jié)點仍使用FinFET晶體管，不過到了2nm制程節(jié)點，即2025年量產(chǎn)的N2工藝將啟用全新的Gate-all-around FETs（GAAFET）晶體管。

據(jù)相關(guān)媒體的報道，臺積電已做出了戰(zhàn)略決策，開始為1nm級別的芯片生產(chǎn)鋪路，決定選址中國臺灣桃園附近的龍?zhí)犊萍紙@區(qū)，興建新的晶圓廠。該地點距離臺積電總部所在的新竹科技園區(qū)不遠，將為當?shù)貏?chuàng)造數(shù)千個高薪工作崗位。

目前先進半導體工藝的生產(chǎn)設(shè)備相當昂貴，估計這間晶圓廠的投資金額大概在320億美元。相比之下，臺積電現(xiàn)有采用3nm和5nm工藝生產(chǎn)的晶圓廠，投資金額約為200億美元，新晶圓廠有著不小的增幅。

臺積電暫時只披露了N2工藝的計劃，接下來更為先進的制造技術(shù)會如何發(fā)展還不清楚，有業(yè)內(nèi)人士估計，1nm級別的工藝可能要到2027年至2028年才能量產(chǎn)，很可能會用到ASML最為先進的High-NA EUV光刻系統(tǒng)，將提供0.55數(shù)值孔徑。由于1nm級別工藝的芯片無論設(shè)計還是制造成本都非常高，不要指望很多公司和芯片會采用。