五月天青色头像情侣网名,国产亚洲av片在线观看18女人,黑人巨茎大战俄罗斯美女,扒下她的小内裤打屁股

歡迎光臨散文網 會員登陸 & 注冊

Verilog基礎之二、加法器實現(xiàn)

2023-06-06 22:07 作者:行中悟_悟中行  | 我要投稿

一、加法器

????算術運算中,加法是最為基礎的運算,其他運算從計算機實現(xiàn)的角度來看,本質上也都可由加法運算來實現(xiàn)。加法器根據是否考慮進位分為半加器和全加器,半加器做加法時不會將進位考慮到加法運算中,但運算結果中會保留運算的進位結果。

二、加法器實現(xiàn)

????設計2個4位數的加法器,包括全加器和半加器,同時分別采用always和assign語句來實現(xiàn),

設計代碼

測試代碼

三、結果

3.1 綜合結果

全加器的輸入中加入了進位ci

半加器中輸入未考慮進位ci

3.2 仿真結果

在第一個紅框出,進位ci從0變成1,可看到全加器的輸出sum變成2,半加器的輸出sum_half無變化,第二個紅框15ns處,d1從0變成1,此時sum和sum_half都加1。第3個紅框25ns處,d1從1變成4'b1111,d2為4’b0001,全加器和半加器的進位輸出co,co_half都為1。


Verilog基礎之二、加法器實現(xiàn)的評論 (共 條)

分享到微博請遵守國家法律
五莲县| 文山县| 莱西市| 陇川县| 长宁县| 革吉县| 赤壁市| 海原县| 天门市| 东城区| 隆德县| 鹿邑县| 宜丰县| 项城市| 康平县| 仁布县| 东城区| 昌平区| 舟曲县| 娄底市| 长沙市| 巨鹿县| 堆龙德庆县| 吴川市| 新巴尔虎右旗| 麻阳| 盘山县| 富阳市| 永修县| 濮阳县| 肥西县| 闸北区| 尼木县| 中江县| 锡林浩特市| 泰兴市| 老河口市| 碌曲县| 德州市| 大同市| 明溪县|