本題鏈接：

https://hdlbits.01xz.net/wiki/Dff8r

創(chuàng)建帶有高電平同步復(fù)位的8位D觸發(fā)器。所有D觸發(fā)器應(yīng)由clk的上升沿觸發(fā)

題目

答案

輸出波形

順序塊用關(guān)鍵字 begin 和 end 來(lái)表示。

順序塊中的語(yǔ)句是一條條執(zhí)行的。當(dāng)然，非阻塞賦值除外。

順序塊中每條語(yǔ)句的時(shí)延總是與其前面語(yǔ)句執(zhí)行的時(shí)間相關(guān)。

在本節(jié)之前的仿真中，initial 塊中的阻塞賦值，都是順序塊的實(shí)例。

參考內(nèi)容：

4.4 Verilog 語(yǔ)句塊?| 菜鳥教程：

https://www.runoob.com/w3cnote/verilog-statements-block.html